В состав ПЗУ входят устройство декодирования адреса, выходные буфера и программируемая логическая матрица (ПЛМ), являющаяся собственно местом хранения информации (рис. 1.18). Простейшая матрица представляет собой ряды перекрещивающихся горизонтальных (адресных) и вертикальных (информационных) шин (проводников). В точках, определяемых той программой, которую хранит данная матрица, шины соединяются между собой диодами. Использование диодов обеспечивает одностороннее протекание тока и устраняет возможное влияние шин друг на друга.
Подключение диода к соответствующей инфор-
Рис. 1.19. Образование программы, хранящейся в ПЗУ
Рис. 1.18. Постоянное запоминающее устройство
мационной шине эквивалентно записи единицы, а если шины не соединены, то это соответствует записи 0. Таким образом, расположение диодов в матрице определяет хранимое в ПЗУ одно машинное слово (рис. 1.19). Диодная матрица является развитием элементарных логических схем ИЛИ, так как сигнал на каждой выходной шине, например сигнал 1-го бита, появляется, когда активизирована (т. е. подан высокий уровень напряжения) адресная шина 1, или 3, или 5 и т. д.
На вход запоминающего устройства по линиям шины адреса поступает адрес ячейки памяти, из которой должно быть считано хранящееся там машинное слово. Этот адрес нужно декодировать, т. е. выделить ту входную линию, которая соответствует заданной комбинации 0 и 1 на шине адреса. Для декодирования адреса можно также использовать диодную матрицу. Конструктивно она подобна матрице ИЛИ, но отличается от нее направлением включения диодов (рис. 1.20). На вход дешифратора должен подаваться парафразный код, так как используются и прямые, и инверсные выходы, поэтому число входных (горизонтальных) шин равно удвоенному числу разрядов адреса. Каждой кодовой комбинации на входе декодирующей матрицы соответствует сигнал только на одной, вполне определенной вертикальной шине. Число вертикальных (выходных) шин равно 2n, где п — число разрядов на входе.
Рис. 1.20. Декодирующая матрица
Адрес ячейки памяти записывается в регистр на входе ЗУ. Регистр представляет собой ряд триггеров по числу разрядов кода. Так как используются и прямые, и инверсные выходы, число горизонтальных шин окажется в два раза больше числа разрядов адреса. Положительные напряжения на выходах триггеров запирают диоды матрицы. Если же на выходе каких-то триггеров будут низкие уровни, то через эти триггеры произойдет замыкание соответствующих вертикальных шин на корпус, поэтому напряжение источника будет погашено нагрузочным сопротивлением.
В результате выходное напряжение будет только на той единственной вертикальной шине, у которой при данной кодовой комбинации на входе нет соединений с горизонтальными шинами, имеющими нулевой потенциал. Например, при подаче на вход сигнала 0000 напряжение будет только на выходной шине 0, так как первая шина окажется замкнутой на корпус через диод 5, вторая шина будет замкнута диодом 10, третья — диодами 13 и 14 и т. д. Как и в кодирующей матрице, диоды ставятся для того, чтобы исключить взаимное влияние различных цепей друг на друга.
Постоянное ЗУ для хранения программы создается на основе двух диодных матриц. Первая из них — матрица И — является декодирующим устройством адреса. Выходная шина этой матрицы указывает определенную, единственную ячейку памяти, соответствующую адресу на входе матрицы. Этот выход (вертикальная шина) соединяется со входом (горизонтальной шиной) второй матрицы — матрицы ИЛИ. Во второй матрице размещение диодов на пересечениях заданной горизонтальной шины с вертикальными должно соответствовать конкретному слову памяти, хранящемуся по данному адресу, независимо от того, является это слово командой, константой или какой-либо другой информацией.
Хотя имеются ПЗУ, созданные действительно на основе диодных ПЛМ, использование ПЛМ является, скорее, удобным методическим приемом для пояснения действия ПЗУ. Большинство реальных ПЗУ создаются на основе МОП-микросхем, которые очень удобны для этой цели. Решетка матрицы образуется диффузионными слоями истоков, стоков, линий питания и заземления МОП-транзисторов и перпендикулярно расположенными, напыленными поверх слоя оксида алюминиевыми шинами. Алюминиевые шины образуют затворы транзисторов, соединения и контактные площадки. В каждой точке пересечения алюминиевой шиной двух диффузионных областей может быть образован МОП-транзистор (рис. 1.21), выполняющий те же функции, что и диод в ПЛМ.
На рисунке расположение транзисторов, образующих программу, условно показано в виде затушеванных областей. Функции нагрузочных резисторов в таких ПЗУ выполняют также МОП-транзисторы с постоянным напряжением на затворе. Здесь, так же как и в диодных ПЗУ, должно быть две матрицы. Первая является дешифратором адреса. Входами второй матрицы, содержащей программу, являются выходные сигналы первой матрицы. Стоки выходных транзисторов подключены к общей шине, а истоки — к входам буферных транзисторов. Использование общей диффузионной области как в качестве стока, так и в качестве истока, значительно уменьшает общую площадь, занимаемую МОП-микросхемами на полупроводниковом кристалле. Это позволяет получить очень высокую плотность размещения элементов на кристалле.
Программирование такого ПЗУ может быть выполнено только в процессе изготовления, так как в том месте, где согласно программе должен быть транзистор, оксид стравливается и выращивается тонкий диэлектрический слой (толщина около 0,15 мкм), образующий изоляцию затвора МОП-транзистора. Там, где транзистора не должно быть, оставляется толстый слой оксида (толщина не менее 1 мкм). Таким образом, заданный код реализуется путем создания маски активных элементов, т. е. размещения транзисторов в соответствующих пересечениях матрицы.
Рис. 1.21. ПЗУ на МОП-транзисторах
Так как размеры МОП-транзисторов примерно 5Х5 мкм, а их общее число на кристалле составляет несколько десятков тысяч, для изготовления ПЗУ требуется специальное, прецизионное оборудование. Иными словами, создание и программирование масочных ПЗУ возможно только на специализированных предприятиях. характер размещения транзисторов на кристалле задается разработчиком системы, поэтому каждая БИС памяти делается по индивидуальному заказу. Однако, поскольку почти все технологические операции изготовления БИС, кроме самой последней — образования тонкого слоя в местах расположения транзисторов — делаются по стандартной технологии с использованием единого комплекта фотошаблонов, индивидуальный заказ нужной ПЗУ лишь незначительно увеличивает ее стоимость и длительность цикла изготовления. Кроме того, расположение транзисторов в БИС памяти всегда имеет регулярную структуру, поэтому разрабатывать и изготовлять нужную маску для травления слоя оксида можно с помощью высокопроизводительных автоматических координатографов.
Основные характеристики масочных БИС ПЗУ приведены ниже:
К501РЕ1 К568РЕ1 К568РЕ2
Емкость, бит . . . . . 2K 16K 64К
Организация . . . ... 256Х8 2048Х8 8096Х8
0 коммент.:
Отправить комментарий