Схема, иллюстрирующая принцип работы динамической памяти, приведена на рис. 1.23. Входной сигнал поступает на затвор транзистора через ключ. Конденсатор заряжается входным сигналом до напряжения этого сигнала. При размыкании ключа заряд на конденсаторе сохраняется, поддерживая транзистор либо в открытом, либо в закрытом состоянии в зависимости от логического уровня входного сигнала. Вследствие очень медленного разряда конденсатора через сопротивление затвора уровень входного сигнала сохраняется, т. е. информация «запоминается», до следующего замыкания ключа. Выходной сигнал снимается со стока МОП-транзистора, так что конденсатор практически никогда не шунтируется нагрузкой.
Однако практически нельзя; сохранить информацию в течение длительного времени. Ключ представляет собой МОП-транзистор, имеющий некоторое конечное сопротивление, шунтирующее конденсатор. Изоляция затвора транзистора также обладает конечным сопротивлением. Поэтому максимальное время запоминания, или минимальная рабочая частота схемы, определяется емкостью конденсатора и этими двумя сопротивлениями (главным образом сопротивлением ключа).
На рис. 1.24 изображена реальная схема динамической ячейки памяти с запоминанием на емкости. Такая ячейка управляется двухтактной серией синхронизирующих импульсов Ф1 и Ф2. Запоминающие конденсаторы в интегральной схеме специально не формируются, а в качестве их используются паразитные емкости. Предположим, что на вход схемы подан логический 0. В течение действия импульса Ф1 транзисторы V2 и VЗ открыты, а VI — закрыт, на выходе VЗ потенциал будет близок к напряжению питания и зарядит конденсатор С. В следующий период, во время действия импульса Ф2, транзистор V4 проводит ток, а транзистор V5 выполняет роль нагрузочного сопротивления. На выходе будет уровень логического 0. Если же на вход подать логическую 1, то транзистор V1 открывается, напряжение питания падает практически полностью на V2 и заряда емкости через V3 не происходит. В следующем такте, во время действия импульса Ф2, на выходе будет уровень напряжения питания, т. е. уровень логической 1.
Пользуясь схемами динамической логики, удается выполнить многие функции, применяя меньшее число компонентов по сравнению с обычными схемами. В результате этого для реализации данной функции расходуется меньшая площадь кристалла или на той же площади реализуется большее число функций. Экономия площади в конечном счете приводит к снижению стоимости функции.
Рис. 1.23. Принцип действия динамической памяти
Рис. 1.24. Динамическая ячейка памяти
Ниже приводятся основные характеристики БИС ОЗУ динамического типа
К507РУ1 К535РУЗ К565РУ1 К565РУЗ
Емкость, бит :…. . . . . Ю24 512 4К 16К
Организация …. . . .1024Х1 64Х8 4096Х1 16384Х1
Время цикла, мкс . . . . . 0,7 0,4 0,4 0,4
Однако схемы динамической памяти обладают и определенными недостатками, прежде всего необходимостью периодической перезаписи информации. Обращение к матрице запоминающих элементов для записи или чтения данных вызывает подключение к усилителям считывания одной строки матрицы, при этом автоматически происходит подзаряд конденсаторов всех ячеек выбранной строки. Этот процесс называют регенерацией памяти. Для предотвращения потери информации необходимо обращаться к каждой строке матрицы не реже, чем через 2 мс. При выполнении микропроцессором реальной программы это условие не всегда соблюдается, так как к одним ячейкам обращаются часто, а к другим очень редко. Поэтому в составе системы необходимо иметь специальный блок регенерации памяти, автоматически выполняющий периодическую перезапись содержимого всех ячеек динамической памяти. При малом объеме системы потребность в таком блоке сводит на нет преимущества схем динамической памяти.
0 коммент.:
Отправить комментарий