В статических ОЗУ каждый элемент памяти представляет собой симметричный триггер, составленный из двух логических схем с перекрестными связями (рис. 1.25). Каждый триггер хранит один бит информации. Триггеры имеют раздельные входы для установки их в 0 или 1, а также вентили для соединения их с линиями
Рис. 1.25. Элемент статического ОЗУ
шины данных. На поверхности полупроводникового кристалла БИС памяти запоминающие элементы соединяются по словам и разрядам.
Обычно каждая бистабильная ячейка состоит из шести МОП-транзисторов. Хранимая информация определяется состояниями транзисторов VI и V2: когда один из них в проводящем состоянии, то другой выключен, и наоборот. Состоянию, когда V2 проводит ток, а VI заперт, условно присваивается значение 1, а противоположное считается нулевым. Транзисторы V3 и V4 выполняют функции нагрузочных резисторов, a V5 и V6 действуют как управляемые вентили доступа к ячейке памяти.
При обращении к памяти сначала выбирается элемент посредством задания высокого уровня напряжения на линии выбора. Транзисторы V5 и V6 включаются, и линия чтения-записи (ЧТ/ЗП) подключается к затвору V2. Для записи в этот элемент единицы на линии ЧТ/ЗП устанавливается высокий уровень, а на линии «Установка О» задается 0. При этом V2 отпирается, а VI запирается. При записи нуля значения на линиях ЧТ/ЗП и «Установка О» изменяются на, противоположные. В любом случае дальнейшие состояния VI и V2 не изменяются до следующей операции записи.
Считывание осуществляется подачей напряжения с дешифратора на линию выбора: состояние VI передается на линию «Установка О», а состояние V2 — на линию ЧТ/ЗП.
Общую организацию статического ОЗУ емкостью 1024 бит можно описать по схеме, представленной на рис. 1.26. Запоминающие элементы организованы в матрицу из 32
Рис. 1.26. Организация статического ОЗУ емкостью 1024 бит
строк и 32 столбцов. Биты адреса разделены на адреса строки (АО — А4) и столбца (А5 — А9) и определяют один из 1024 запоминающих элементов. Дешифратор входов А0—А4 выбирает одну из 32 строк. Входные сигналы адреса А5 — А9 не только выбирают столбец, но и открывают соответствующие схемы ввода-вывода, содержащие формирователи сигналов запроса и усилители считывания. Эти схемы обеспечивают вывод хранимого бита при чтении и изменение его состояния при записи.
Если на входе доступа ВМ отсутствует сигнал, активизирующий данную БИС, то сигналы ЧТ/ЗП не воспринимаются и выход остается в высокоомном состоянии. Это позволяет напрямую объединить выходы данных нескольких БИС. Поэтому из БИС емкостью 1К можно построить память емкостью 2К, 4К и т. д. При этом выводимый на шину данных бит определяется не только сигналами на линиях шины адреса, подключенных к БИС памяти, но и сигналом ВМ от контроллера памяти.
Основные характеристики БИС статических ОЗУ приведены в табл. 1.1.
Таблица 1.1. Характеристики БИС статических ОЗУ
ТИП Емкость, Органи- „ ТИП Емкость, Органи
Бит зация бит зация
К155РУ2 64 16Х4 К565РУ2 1024 1024Х1
К155РУ5 256 256Х1 К541РУ2Е 2048 512Х4
К500РУ145 256 64Х4 К541РУ2И 1024 256Х4
К500РУ410 256 256Х1
0 коммент.:
Отправить комментарий