Ограничивающим фактором в производстве БИС является не столько их функциональная сложность, сколько число выводов корпуса, а точнее, число контактных площадок, которое можно разместить на периферии полупроводникового кристалла. В БИС памяти основная часть выводов приходится на адресные линии: для обеспечения адресации к 1024 словам, например, требуется 10 линий, т. е. должно быть 10 адресных выводов корпуса.
Для сокращения числа выводов в некоторых БИС как памяти, так и самого центрального процессора применяется мультиплексирование, т. е. использование одних
и тех же выводов корпуса для ввода или вывода нескольких сигналов с разделением их во времени. Примером мультиплексирования в ЦПЭ К580 является использование шины данных для вывода информации о состоянии микропроцессора в начале машинного цикла, описанное ранее в §1.2. В одной из зарубежных моделей микропроцессора (Intel 8085) применено мультиплексирование выводов, позволившее реализовать ряд дополнительных функций ЦПЭ при тех же 40 выводах корпуса. В этой схеме 8 мультиплексированных выводов выполняют роль либо шины данных, либо младших разрядов шины адреса. Для того чтобы знать, какая именно информация содержится, применяются специальные сигналы, для передачи которых ЦПЭ должен иметь дополнительные выводы.
Примером мультиплексирования в БИС памяти служит микросхема К565РУЗ. Несмотря на большую информационную емкость (16К бит), эта схема размещена в корпусе с 16 выводами, хотя только для обращения к 16К ячейкам памяти необходимо иметь 14-разрядный адрес. Поэтому в этой микросхеме имеется специальный адресный регистр.
(рис. 1.27), информация в который заносится в два приема: сначала поступают адреса 7 младших разрядов, а затем — 7 старших. Первые сопровождаются управляющим сигналом RAS (Row Address Select, т. е. выбор строки), а вторые—сигналом CAS (Column Address Select—выбор столбца). Запись информации в ячейку
Рис. 1.27. БИС памяти емкостью 16К бит с мультиплексированием выводов
памяти происходив с вывода DI (Data In) в момент действия сигнала CAS, если предварительно уже сделан выбор строки путем подачи сигнала RAS. Одновременно должен действовать сигнал WE (Write Enable). Выход микросхемы DO в течение всего цикла записи остается в высокоомном состоянии; таким образом, отпадает необходимость в специальном выходном буфере для связи с линиями шины данных. Считывание данных происходит также в момент действия сигнала выбора столбца CAS после предварительной установки сигнала выбора строки RAS.
Для ввода-вывода данных корпус БИС должен содержать столько же выводов, сколько бит имеется в слове, хранимом в памяти. Если длина слова памяти равна машинному слову микропроцессора, то организация системы памяти значительно упрощается, так как каждый вывод корпуса подключается к соответствующей линии шины данных. Но подобная организация БИС памяти имеет место только в некоторых ПЗУ. Гораздо чаще организация микросхемы такова, что слово памяти и соответственно число выводов корпуса меньше, чем разрядность машинного слова. В частности, большинство БИС ОЗУ имеет организацию 256Х1, 512Х1, 1024Х1 и т. д. Иными словами, обычно в каждой ячейке памяти хранится лишь один бит.
При однобитной организации БИС памяти необходимая длина машинного слова достигается параллельным включением соответствующего числа БИС. В микропроцессорах с байтовой (8-разрядной) организацией машинного слова нужно параллельно включить 8 одинаковых БИС памяти (Я на рис. 1.28). Адресные входы всех этих БИС подключаются к младшим разрядам шины адреса. Все выводы ВМ и ЧТ/ЗП подключаются также параллельно к соответствующим линиям шины управления.
В небольших системах управления технологическими процессами однобитная организация БИС памяти приводит к неоправданному увеличению объема аппаратуры. В этом кроется одна из причин, почему некоторые разработчики стараются избегать применения ОЗУ в подобных системах, хотя это и осложняет программное обеспечение. Очевидно, что организация БИС памяти вида nХ8 или хотя бы nХ4 позволяет значительно сократить аппаратные средства системы, управления и упростить ее проектирование. Пример реализации системы на основе
Рис. 1.28. Организация памяти с однобитными БИС
двух БИС памяти К541РУ1 со структурой 512 Х 4 приведен на рис. 1.29. Для управления направлением передачи данных в системе с ОЗУ служит линия ЧТ/ЗП. Если сигнал на входе ЧТ/ЗП имеет уровень логической 1, то данная БИС находится в режиме выдачи информации (чтения), в противоположном случае она находится в режиме записи. В БИС ПЗУ управляющая линия ЧТ/ЗП отсутствует и считается, что микросхема постоянно находится в режиме выдачи информации.
0 коммент.:
Отправить комментарий