Формирование шины управления

До сих пор рассматривались только две из трех шин микропроцессорной системы. Имеется еще третья шина — шина управления. В отличие от шин адреса и данных, которые образуются непосредственно выводами ЦПЭ, шина управления формируется специальным устройством, внешним по отношению к БИС ЦПЭ.

В начале каждого машинного цикла центральный процессор одновременно с сигналом СНХР выдает на шину данных сигналы, показывающие его состояние в данном машинном цикле. Отдельные биты шины данных при этом имеют следующие значения:

D₀ — INTA, Interrupt Acknowledge, т. е. согласие (добро) на прерывание основной программы; этот сигнал используется для ввода на шину данных команды от того внешнего устройства, которое запросило прерывания программы; команда RST вводится на шину данных, когда последняя переходит в состояние приема информации DBIN (Data Bus In), или ЧТ;

D₁ — WO, Write or Output — инверсный сигнал, пока­зывающий, что в текущем машинном цикле будет про­изводиться запись в память или выдача данных для внешних устройств, в противном случае (если отсутствует инверсный уровень данного сигнала) — чтение данных из памяти или прием информации от устройства ввода.

D₂ — STACK — сигнал о том, что адресная шина содержит полученный из указателя стека адрес данных в основной памяти;

D₃ — HLTA, Halt instruction Acknowledge, т. е. дается согласие на выполнение команды ОСТАНОВ;

D₄ — OUT — адресная шина задает адрес устройства вывода, и шина данных будет содержать предназначенную для этого устройства информацию, как только процессор перейдет в состояние выдачи данных;

D₅ - Ml, Memory 1 — ЦПЭ находится в цикле выборки первого байта команды из памяти;

D₆ — INP, Input — адресная шина содержит адрес устройства ввода, и входные данные на него должны быть

Рис. 1.16. Системный контроллер на основе МБР

поданы на шину данных, когда центральный процессор перей­дет в состояние приема данных (чтение);

D₇ — MEMR, Memory — в данном машинном цикле шина данных будет использована для считывания информации из устройств памяти.

Все эти сигналы вырабаты­ваются центральным процессо­ром и выдаются на шину дан­ных в начале машинного цикла и только на очень короткий пе­риод — в течение одного ма-

Рис. 1.17. БИС системного контроллера КР580ВГ28

шинного такта. Для сохранения этих сигналов необходимо осуществить фиксацию уровней, поэтому в состав системы входит специальный фиксатор кода состояния, или си­стемный контроллер. На рис. 1.16 показано использова­ние для этой цели многорежимного буферного регистра.

При выдаче слова состояния на шину данных централь­ный процессор информирует об этом систему путем перевода в состояние логической 1 сигнала СНХР. Этот сигнал используется в качестве строб-импульса, пропускающего сигналы с шины данных в фиксатор.

Многие сигналы на выходе системного контроллера являются не только информационными, но используются также для управления пересылкой данных внутри системы. В первую очередь это относится к сигналам INTA, INP, MEMR и OUT. Эти сигналы логически объединяются с DBIN (прием данных) и WR(3П) центрального процес­сора и таким образом формируют шину управления. Сигналы шины управления ЧТЗУ, ЗПЗУ, ЧТВВ и ЗПВВ являются взаимно исключающими, поэтому при использо­вании шины управления облегчается организация взаимо­действия ЦПЭ с внешними устройствами.

Сократить объем аппаратуры, необходимой для реали­зации системы, и упростить ее проектирование позволяет специальная БИС КР580ВГ28 (рис. 1.17), совмещающая функция системного контроллера и формирователя шины данных.

Предлагаю ознакомиться с аналогичными статьями: